华为韬定律芯片是如何降低功耗的？

可梦之

! n7 ~, }- l( ^* k0 k% R9 C
2 t; A" ~$ z: p华为推出韬定律后，大家（包括我）最关心的一个疑问是：把两个芯片面对面放在一起，功耗和散热怎么办？

( x% y, v8 W" w/ `4 G' G最近，何庭波发表了第二版韬定律的论文回应了这个问题。经过麒麟2026（内部名称，对外是麒麟9050 Pro）芯片验证，韬定律芯片不仅仅没变热，还变冷了。

这个结论得到了广泛的媒体报道，但还是有点反直觉的。华为到底是怎么做到芯片功耗的1+1<1，抱着这样的疑问，我把论文原文拜读了一下（https://chinaxiv.org/abs/202609.00031）。
& e) s- q' Y: \
0 C! y. @0 A' A; i论文报告芯片密度提升了55%，与此同时功耗降低了66%。非常亮眼的数据。
1 _7 l2 l+ b$ _; k* }; a# c. M; T+ H# A
' w! D, K& K9 T主要的阐述逻辑是：功耗的大头不是计算，而是数据传输。韬定律，或者具体来说，逻辑折叠缩短了芯片连线，从而降低了功耗。
5 ^" B# P; J: v. f  T
这是讲得通的，但我还是有疑问，逻辑折叠能把连线缩短多少，单靠这个能降低66%的功耗？细看之下，逻辑折叠平均降低了20%的金属走线长度，关键路径下能降低70%，在时钟网络上效果更好，平均降低28%，而且将clock buffer降低了一多半。数据非常炸裂，但是貌似不足以降低这么多功耗吧。

# Y5 E7 ~1 [$ B4 s5 [( o; J解开我困惑的是第四章，这里提出两个测试方法：等效性能模式(iso-performance)和满血模式（full throttle)。前者降低芯片电压，算力和前代的麒麟9030 Pro保持持平。而前文公式1可见功耗和电压的平方成正比。将电压降低一半，性能就能降低到四分之一。这个才应该是功耗降低的首席功臣。
1 B, |. P( M$ z+ _- C- Y8 O
文中图1信息量相当密集，让我们来仔细看一下。



首先，66%的数据是NPU在等效模式下的数据，其它部分数据为：GPU 58%，CPU：41%和23%（不同测试集），DSP：25%（2026）。满血版数据则为：NPU：+37%，GPU：+20%，CPU：+11%/+14%。选择最好的数据放是写论文的基操。
" q" L# G: U5 s/ e- Y# Q6 Y$ C
# i# J( N, u. `  E( M$ a其次，看NPU是如何节省66%的。相比9030，芯片最高频率从1.2G降低到1.1G，满血电压从0.85降低到0.70，根据公式1，大致估算同样设计功耗降低到（0.7/0.85)^2*(1.1/1.2)=62%。等效模式下频率从1.2G降低到0.442G，电压从0.85降低到了0.55V，根据公式1估算功耗降低到（0.55/0.85)^2*(0.442/1.2)=15%。当然，公式1只是数据传输的功耗而非整体的功耗。但也可以看出电压对功耗的影响甚大。
. g( l& `& c* N( j9 h# l7 C4 @
7 {% c. Z# }( \* ?为什么等效模式下电压/频率能降低这么多？关键在于性能从29TOPS增加到70TOPS。在频率降低的情况下，这一性能提升基本是更多计算单元造成的。简单估算计算单元增加了70/29*1.2/1.1=2.63倍。如果工艺和晶体管密度类似，那么芯片面积也增加到2.63倍。逻辑折叠理想情况下能让面积减半（NPU中大量重复计算单元，还是比较容易均分到上下两个die的），这样面积增加到1.31倍。我们看图中数据，NPU的投影面积增加为1.27倍，这里应该是逻辑折叠起了作用，走线变短可以进一步提升密度，当然不排除工艺进步因素。
. ~0 _+ Z9 e4 \0 p
在满血模式下，估算功耗是0.62*2.63=1.63，但实测数据是1.37，这个差距剔除模型误差因素，主要或部分应该是逻辑折叠带来的。在等效模型下，估算功耗是0.15*2.63=0.39，和文中0.34更接近些。
; T. k7 R3 a" A. g& Q5 C+ k
因为干活的多了，所以每个NPU计算单元可以算慢点。等效模式下可以慢1.2/0.442=2.71倍，和上面数据是吻合的。我猜另外一个降低频率的因素是时延，一般来说电压降低，时延会增加。时钟周期必须拉长，否则setup违例芯片就乱套了。但不好简单估算这个关系。

7 `! w: n8 E4 @' d) l, M/ z散热更多考虑功耗密度，因为NPU投影面积增大为1.27倍，功耗密度相比更好更漂亮。等效模式下降低到27%，满血模式只增加7%。

* i; x5 H) F4 w. ?7 [9 k8 z其它模块例如GPU、CPU可以类似分析。GPU性能从61提升到86.9，芯片面积降低到96%；CPU性能从1700/1854到2005/2084，面积降低到78%。CPU不好折叠，最差情况下功耗密度增加46%。DSP面积降低到60%，功耗密度增加24%，但麒麟2027会降低到97%。

! f- S. P& e$ G% w" w芯片散热要考虑最差的满血模式。论文指出，这里功耗密度是上下两层die的数据，每一层的功耗密度会更低。而让芯片不工作的是晶体管的温度，所以问题不大。另外他们设计的时候特意将发热单元放在更容易散热的地方。另外逻辑折叠让走线变短，芯片面积减小，也腾出更多空间用于散热。下层的die可能会比上层的高个几度，但下面也更容易散热还好。
' c: C* _% t7 |, p- V
至此，我的问题得到了答案：逻辑折叠使得可以制造更多的计算单元，在等性能模式下，降低计算单元的电压可以大幅度降低功耗，逻辑折叠缩短了走线进一步降低功耗。综合因素使得麒麟2026变得更凉了。这一策略在NPU/GPU等并发好的模块效果非常明显，在GPU/DSP等上面则稍微逊色一些。

通过降低电压降低功耗不是逻辑折叠的专属，过去几十年我们把电压从几伏降低到现在零点几伏，否则芯片早把自己烧坏了。但阈值电压是有极限的，不确定还能挖出多少潜力。但是逻辑折叠，使得工艺密度不增加的情况下能够制造更多的计算单元，殊途同归，也是非常惊艳的。

) D3 K" l1 W( E+ [$ w- K
! {$ [( X) w" ]/ |. ?1 d最后说一下，逻辑折叠的潜能还远远没有挖掘出来。华为把Hybrid Bonding数量提升到五千万，并计划进一步提升到两个亿。但是只用到了10-15%传输信号（其它用于冗余还是power之类的？）。文中也提到了现在设计还是很依赖工程师手动做优化。后续要挖掘更多潜能，对EDA的需求会更加急迫。有了得力的工具，逻辑折叠的潜能才能完全释放出来，让华为下一代芯片变得更凉，更酷。
$ c5 U. ~. H* n* h
  u9 v" V2 l3 e4 S$ X3 O0 y7 T! U. d我辈当自强！
: @/ j7 T9 m3 I' g: I3 T. N8 [
9 X, z6 ]7 {* p& h5 B% @  m; m

) V4 k. f1 e2 j6 _7 X9 \
, _5 s8 C0 ~2 K( F
9 Y  ~. c/ ^8 g3 B' V: `$ K
6 ~9 C' e) s; H8 c8 |

隧道

今天偶然让AI对比了一下骁龙8E5与麒麟9030，才发现其实麒麟芯片落后很多的。
- H5 c1 k, }3 m" W但愿9050pro能赶上来。

可梦之

隧道 发表于 2026-9-11 12:02
今天偶然让AI对比了一下骁龙8E5与麒麟9030，才发现其实麒麟芯片落后很多的。
( ?1 K9 U  A9 q: C: I" N但愿9050pro能赶上来。 ...

7 l" F6 T/ t$ e# @: l$ c  h! h制造差距摆着呢。一个台积电3nm，一个可能是中芯国际的N+3，大概介于台积电的7nm到5nm之间。

晨枫

好文！还在消化中。

+ v- e! k  H, \; u可以“盗版”到观网风闻吗？会著名“原作者可梦之”。

3 Q8 q" t. U8 a对了，第一个图转不出来。

可梦之

晨枫 发表于 2026-9-11 15:05
好文！还在消化中。

可以“盗版”到观网风闻吗？会著名“原作者可梦之”。

可以，多谢。
/ M7 a- Q: D* J: H8 N
$ {7 ]6 Y1 Z- ], U8 n图片网址是
https://pic.imgdd.cc/i/034MdXQk6oElQ3UA3eJ7oQ.jpg
& n/ L" @4 C( y3 r. |  ?  T
如果还是不行，就是论文中的图1，我也是从论文上截下来的。

WiFi

“刚看到新闻报道，感觉就是不靠谱的营销。业界一致都在优化各个层级的时延。几十年前大家就意识到这个问题，我导师20年前就发表论文，讨论基于计算免费，优化数据移动模型下的软件算法。华为不过是把这些打包，起了个好听的名字营销罢了。”
& p) D3 b9 [/ n
老弟想不想根据新信息对你上篇“营销罢了”的文章做一个回溯？你这样真正的业内人士对这个事情从“字研”不认可，到可能真是“自研”做出来东西了，的变化对很多不了解底层详细技术但是选择相信华为的“晨大，掌柜等”是一个很好的背景补充。

4 r7 c* y9 l  Z/ E  `+ A期待。。。