设为首页收藏本站

爱吱声

 找回密码
 注册
搜索
12
返回列表 发新帖
楼主: 大黑蚊子
打印 上一主题 下一主题

[信息技术] 华为"韬(τ)定律"——先进半导体设计的系统方法论

[复制链接]

该用户从未签到

21#
发表于 2026-5-30 09:28:20 | 只看该作者
WiFi 发表于 2026-5-29 19:06; k1 ?, n1 K- ]6 r* }
“大概还有政治博弈的因素”$ B+ B  x# C/ ?( @' y1 e0 I0 W3 {

* }# T( f7 V/ o5 B- x: N我认为没有政治。海思为发表这个论文准备多半年了,因为麒麟2026芯片马上要 ...
2 F0 a- z2 U* D$ _9 [' h% k
同意。华为一直是行多于言的,没有一点对麒麟2026的信心的话,没有必要在这个节点出这个丑。
回复 支持 反对

使用道具 举报

  • TA的每日心情
    奋斗
    1 小时前
  • 签到天数: 3060 天

    [LV.Master]无

    22#
    发表于 2026-5-30 18:22:29 | 只看该作者
    晨枫 发表于 2026-5-30 04:53
    " g  T% p0 U; a- U  X9 U有没有可能是将晶圆布设铜柱后对接,然后上下层同时刻电路?感觉这样才能保证对接精度? ...
    ! @! y+ L* D' b, p
    这样的话虽然可以保证对接精度,但键合之后再在晶圆上布设电路的话,电路就布设在上下晶圆的外侧正反两面了,个人认为不可能。
    ' ]% A' j$ L9 ^% m+ B9 r, o6 [. @6 o) d
    对于上下两层waffle分别铺设电路,再布设铜柱对接,将上层wafer倒扣在下层wafer上的方法,还有一个问题是工艺流程,是先进行wafer键合再进行切割,测试,还是先分别进行切割测试,再对接键合。如果先对上下两层wafer进行整体键合,再切割测试,良率可能会非常低。如果上下两层wafer先分别切割测试,再进行键合,可以保证良率,但工艺可能更复杂,流程更多,时间肯定也更长,也许成本反而会上升。+ }7 e" {3 A7 G% E. ~: E
    - v  E9 R% T1 B
    做最粗陋的的数学计算,假设上下两层wafer的良率都是50%,如果整体对接,最佳效果是50%好的部分对接到50%好的部分,当然这是不可能的。如果能保证如此精确,良率就不是50%,而是百分之百。最差的情况,50%好的部分对接到50%坏的部分,那良率就变成0了。个人认为最优解应该是折衷,比方如果下层wafer的良率高,是75%,而上层wafer的良率低,是25%,应该先将上层的wafer切割测试,选出好的部分,键合到下层wafer后再进行切割。当然,这只是最简单的数学计算,实际情况中良率非常复杂。2 \+ D! J& f- p$ q: P( x

    ! R/ |* f+ a5 f! H: ?6 B不知道这种方法是不是就是上面moletronic提到的D2W (Die to Wafer) bonding。
    回复 支持 反对

    使用道具 举报

    该用户从未签到

    23#
    发表于 2026-5-30 21:37:00 | 只看该作者
    方恨少 发表于 2026-5-30 04:227 {4 o) x/ G: k, l+ i9 E& b
    这样的话虽然可以保证对接精度,但键合之后再在晶圆上布设电路的话,电路就布设在上下晶圆的外侧正反两面 ...
    ( P- c! N& ]9 t* e; P) E
    有道理。要不华为怎么郑重其事呢。
    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    奋斗
    2021-4-20 05:43
  • 签到天数: 300 天

    [LV.8]合体

    24#
    发表于 2026-5-31 09:52:26 | 只看该作者
    方恨少 发表于 2026-5-28 23:30
    + B7 m' R- i! A. w& U提问,请教蚊行,或者蚊行的牛马:
    0 Y! u/ P* D! {1 G- T2 N
    第一种方案。先单独生产两个die,做好铜柱,然后打磨平整,face2face的键合。需要低温键合,不能超过300度,否则容易损坏芯片。同时在背面做TSV把管脚等引出来。
    ; E- X! q  D% W
    ; }6 a) s4 e8 H. rhw厉害的地方在于把HB/TSV的密度都大大提高了。HB最小间距降低到了1.5um,TSV是6um。这样,两个die之间可以做到5000万级别的互联线。这使得更低层次的逻辑互联成为可能。否则HB互联只有几万几十万的情况下,只能做到logic到sram这种block级别的划分和互联。) s3 v. t/ H0 `  F* l- k7 _! ~( y5 B
    # U: {2 r! t& K6 }$ S! ^
    当然这是有代价的,一个就是5000M互联线的良率问题,hw给的答案是冗余。但是clock/power这种可以做mesh的网络好做,signal连线怎么做冗余,总不能每个都占用两个hb做冗余吧。7 g- D9 Q4 z- Z9 x4 }8 U  H
    4 n. b9 K3 g3 h2 w
    还有一个问题是散热。hw给的答案是做逻辑拆分和PR的时候就要考虑热,不要把两个发热高的放在一起。但是这又与逻辑折叠相悖,本就是要把相关的逻辑放在一起,这些大概率会同时发热。我看图片可能大部分还是logic和sram堆叠,控制发热。另外一个是提高封装散热。没有说细节,我怀疑做那么多TSV可能主要是为了散热,利用TSV的铜柱把热量从背面散出去。因为管脚不需要这么多TSV。( O- L$ C# \$ x! u$ n" }
    & @6 a7 {( K& W$ m6 {0 Z- r2 e. l

    点评

    给力: 5.0 涨姿势: 5.0
    给力: 5 涨姿势: 5
      发表于 2026-5-31 16:27

    评分

    参与人数 3爱元 +30 收起 理由
    云淡风轻 + 8
    testjhy + 10
    方恨少 + 12

    查看全部评分

    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    奋斗
    2021-4-20 05:43
  • 签到天数: 300 天

    [LV.8]合体

    25#
    发表于 2026-5-31 10:29:02 | 只看该作者
    方恨少 发表于 2026-5-30 18:22# W# L" u2 j6 A, f
    这样的话虽然可以保证对接精度,但键合之后再在晶圆上布设电路的话,电路就布设在上下晶圆的外侧正反两面 ...

    - m" X; U( s8 J6 H9 G
    * f3 c2 r( u% [- r. I, O! DHW提到hybrid bonding的良率可以做到100%。用的是冗余的方法, 但是具体细节不清楚。
    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    开心
    2016-2-18 04:19
  • 签到天数: 1 天

    [LV.1]炼气

    26#
    发表于 2026-6-1 00:11:17 | 只看该作者
    可梦之 发表于 2026-5-31 09:52
    $ A0 F' S) ]  o9 s4 O0 T5 K第一种方案。先单独生产两个die,做好铜柱,然后打磨平整,face2face的键合。需要低温键合,不能超过300 ...

    ( e, f6 m" O% x9 {0 @9 F这个冗余应该不是做两个靶子,而应该是把一个靶子做大。
    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    奋斗
    2021-4-20 05:43
  • 签到天数: 300 天

    [LV.8]合体

    27#
    发表于 2026-6-1 00:13:40 | 只看该作者
    隧道 发表于 2026-6-1 00:11
    $ _- s! I9 ^( `2 n% k: l这个冗余应该不是做两个靶子,而应该是把一个靶子做大。

    % b5 A- H; J1 k5 m1 D# ]2 Gpitch只有1.5um,铜线最大也就做到1um,偏差还有0.5um. 做大了密度就不够了。而且如果wafer平整度不够,上下没有连接起来,做大了也没用。
    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    开心
    2016-2-18 04:19
  • 签到天数: 1 天

    [LV.1]炼气

    28#
    发表于 2026-6-1 00:26:59 | 只看该作者
    可梦之 发表于 2026-6-1 00:13
    0 J) ~! K9 u& l- ppitch只有1.5um,铜线最大也就做到1um,偏差还有0.5um. 做大了密度就不够了。而且如果wafer平整度不够, ...

    - z3 g2 T8 b" X7 F0 h) {看产品上市的性能吧。估计hw不会说细节,最终还是看产品。
    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    奋斗
    2021-4-20 05:43
  • 签到天数: 300 天

    [LV.8]合体

    29#
    发表于 2026-6-1 00:35:06 | 只看该作者
    隧道 发表于 2026-6-1 00:265 _% j1 R$ }) y8 z2 r
    看产品上市的性能吧。估计hw不会说细节,最终还是看产品。
    9 r9 z# ~& d3 C; @
    良率不太能看出来,可能从产量上可以看出一些端倪。
    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    擦汗
    2026-3-17 22:01
  • 签到天数: 1133 天

    [LV.10]大乘

    30#
     楼主| 发表于 2026-6-2 22:51:01 | 只看该作者
    隧道 发表于 2026-6-1 00:26
    . e$ [: Y! _* Y: J8 ]看产品上市的性能吧。估计hw不会说细节,最终还是看产品。
    0 V0 S5 _" g4 E
    目前看来9050 pro的性能演化中规中矩,放卫星的概率不大
    ! C( R6 B* }" _6 ~+ G, D但是9060 pro应该是个能扛事儿的
    回复 支持 反对

    使用道具 举报

    手机版|小黑屋|Archiver|网站错误报告|爱吱声   

    GMT+8, 2026-9-8 04:55 , Processed in 0.059429 second(s), 17 queries , Gzip On.

    Powered by Discuz! X3.2

    © 2001-2013 Comsenz Inc.

    快速回复 返回顶部 返回列表